

本节内容

总线事务

408大纲演变（总线部分）

【2021年大纲】

六、总线

(一) 总线概述

1. 总线的基本概念
2. 总线的分类
3. 总线的组成及性能指标

Bus Operation

(二) 总线操作和定时

1. 同步定时方式
2. 异步定时方式

已删 (三) 总线标准

【2022年大纲】

六、总线和输入/输出系统

(一) 总线

1. 总线的基本概念
2. 总线的组成及性能指标
3. 总线事务和定时

Bus Transaction

transaction ☆ ☰

英 / træn'zækʃ(ə)n / ː

美 / træn'zækʃ(ə)n / ː

简明


柯林斯

n. 交易，买卖，业务；（学术团体会议的）议事录，公报；（人与人之间的）交流，相互影响；**事务**（元），事项

国内教材同义术语：

- 总线操作（唐朔飞教材）
- 总线事务（袁春风、谭志虎教材）
- 一次总线传输（唐朔飞、谭志虎教材）

总线事务 (Bus Transaction)



也称**主模块**，主动获取总线控制权、发起寻址和操作命令的一方

也称**从模块**，被动响应主设备寻址和控制命令、配合完成数据交换的一方

在总线上，**主设备**（如CPU、DMA控制器）与**从设备**（如主存、I/O设备）之间**完成一次完整的信息交换过程**，称为一个**总线事务**。典型的总线事务包括：存储器读（从主存取数据至处理器）、存储器写（向主存写入数据）、I/O读/写、中断响应等。

I/O 读写总线事务：CPU 和I/O接口之间进行的一次数据传输的过程


中断响应总线事务：CPU 通过总线向外设“要”中断号的一次信息交换过程。

共享型总线，意味多个主设备可能争抢同一条总线的控制权

总线事务（一次总线传输）的典型过程

在传统的**共享型总线**中，一个总线事务包含四个阶段

- 1) 申请分配阶段（请求阶段）**：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定将下一传输周期的总线使用权授予某一申请者。也可将此阶段细分为**传输请求**和**总线仲裁**两个阶段。
- 2) 寻址阶段**：获得使用权的主模块通过总线**发出**本次要访问的从模块的**地址**及有关**命令**，启动参与本次传输的从模块。
- 3) 传输阶段**：主模块和从模块进行**数据交换**，可单向或双向进行数据传送。
- 4) 结束阶段**：主模块的**有关信息**均从系统总线上**撤除**，让出总线使用权。



Ref:

唐朔飞老师《计算机组成原理》教材
谭志虎老师《计算机组成原理》教材


点对点总线，意味着总线只为一对主从设备服务，不存在总线竞争

总线事务的典型过程

在现代点对点总线中，一次总线事务可以简化为如下过程（依据408历年真题）：

传输
阶段

- 1) **寻址阶段**（地址传送阶段）：主设备将目标地址和操作类型（读/写）通过总线发送给从设备。
- 2) **从设备响应阶段**（或称数据准备阶段）：从设备根据地址准备数据（此阶段耗时由设备特性决定；若题目未明确提及，通常可忽略）。
- 3) **数据传送阶段**：完成实际数据在总线上的传输。




非突发传输、突发传输

总线事务的两种传输方式：非突发传输、突发传输

1. 非突发传输：【一次地址，一次数据】

机制：每次事务传输 1 个数，每次事务完整经历三阶段
(发地址 → 等准备 → 传数据)

痛点：连续读写时需重复发地址，地址开销大，效率低。



2. 突发传输 (Burst)：【一次地址，多次数据】

机制：事务开始时仅发首地址，随后不释放总线，连续传输一整块数据。
后续地址由硬件自动递增。

优势：省去多次发地址的开销，显著提升总线有效传输速率。

典型应用：CPU ↔ 主存之间的 Cache 块传输、DMA设备 ↔ 主存之间的块传输。

- 注1：在有些总线协议中，突发长度 (Burst Length, BL) 是默认固定的，例如CPU ↔ 主存之间每次突发传输总线事务固定传一整个Cache行 64B
- 注2：在有些总线协议中，突发长度 (Burst Length, BL) 可以由发起本次总线事务的主设备指定，例如：可以由主设备指定本次突发传输长度为 16B、32B、64B 等
- 注3：“突发传输”需要主设备、总线协议和从设备三者共同支持这种机制

真题训练

【真题2012_19】

19. 某同步总线的时钟频率为 100MHz，宽度为 32 位，地址线/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输 128 位数据所需要的时间至少是（ ）。

A. 20ns

B. 40ns

☒ C. 50ns

D. 80ns

“主存写”总线事务至少需要 1个时钟传首地址 + 4个时钟连续传4次数据 = $5 \times 1/100\text{MHz} = 50\text{ns}$

地址线/数据线复用：总时间 = 传首地址时间 + 传数据时间 = 50ns

地址线/数据线不复用：传地址和传第一个32bit写数据通常可以重叠，总时间 = 传数据时间 = 40ns

【真题2012_19改】

某同步总线的时钟频率为 100MHz，宽度为 32 位，地址线/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线仅支持非突发（猝发）传输方式，则CPU写入主存 128 位数据，所需要的时间至少是（ ）。

A. 20ns

B. 40ns

C. 50ns

☒ D. 80ns

采用非突发传输方式，传输 128bit 数据，至少需要 $128/32=4$ 次“主存写”总线事务
总耗时至少 = $4 \times (1\text{个时钟传地址} + 1\text{个时钟传1次数据}) = 8\text{个时钟} = 80\text{ns}$

真题训练

【真题2012_19改】

某同步总线的时钟频率为 100MHz，宽度为 32 位，地址线/数据线复用，传输一个地址占用一个时钟周期，总线时钟的上升沿、下降沿可各传输一次数据。若该总线支持**突发（猝发）传输方式**，主存储器收到地址和读命令后需要30ns准备数据，则一次“主存读”总线事务**传输 128 位**数据所需要的时间至少是（ ）。

A . 50ns

☒ B . 60ns

C . 70ns


D . 80ns

注意：总线时钟的上升沿、下降沿可各传输一次数据，说明一个时钟可以传2次数据

突发传输“主存读”总线事务传128bit数据，至少需要 $128\text{bit}/32\text{bit} = 4$ 次数据传输

→ 1个时钟传首地址 + 主存储器30ns准备数据 + 2个时钟连续传4次数据 = $10 + 30 + 20 = 60\text{ ns}$

回顾：DRAM芯片的行缓存机制



- 当读某个主存地址时，该地址所在的一整行被一次性加载到行缓冲器中，后续可在每个内存总线时钟周期连续读出这些数据，从而支持突发传输
- 一次突发传输是绝对不能跨越DRAM行（Row）边界

👉 一个DRAM芯片的简化示意图

要点回顾

